简介

随着设计需求越来越具有挑战性，尤其是在数据中心和AI等低电压、大电流应用领域，电压调节器(VRS)的性能改进非常重要。一种可能的性能改进是使用耦合电感^[1-4]，但最近业界提出了一种类似的方法，那就是跨电感电压调节器(TLVR) ^[5-7]。 TLVR的原理图来自耦合电感模型，但物理行为不同。事实上，耦合电感的简单模型通常是可以轻松用于仿真以实现正确波形的东西，但它与实际物理行为并不对应。另一方面，TLVR几乎是由原理图所示的元件构建，因此在这种情况下，仿真模型更接近实际系统的物理行为。

TLVR是一个相对较新的开发，具体细节和特性仍在研究当中。本文重点讨论TLVR的瞬态行为，它会影响TLVR设计本身的隔离要求，以及整个母板的隔离和安全考量。

TLVR和瞬态

多相降压调节器使用来自[5]的TLVR原理图，如图1所示。虽然主电感绕组仍然连接在相位和Vo的开关节点之间，但添加的辅助绕组彼此串联电连接，并连接到调谐电感L_C。若移除L_C，电路就又回到降压转换器中只有分立（未耦合）电感的情况。若L_C输出短路，则各相之间的关联度最强，瞬变性能也最快，但这也会影响电流波形和电流纹波的一般幅度。实际上，L_C通常是这两种极端情况的折衷选择。

图1：TLVR原理图（来自[5]）

与任何多相降压转换器一样，当快速瞬变负载阶跃到达时，输出电压的变化导致反馈作出反应，相应地调整电压和电流。对于TLVR，一个潜在问题是所有辅助绕组都是串联连接，与主绕组的变压器匝数比通常是1:1。TLVR主绕组上有以开关频率施加的方波，理想情况下不同相位之间存在时间上的相移。但在瞬变期间，这些相位通常会对齐以提高性能。

考虑一个12V转1.8V应用中的激进地负载瞬态，所有相位中的所有高端FET都导通以使电感电流尽可能快速地上升，因此(V_IN - V_O) = 10.2V电压同时应用于所有主绕组，如图2所示。实际波形将取决于电路参数，但在最坏情况下，1:1变压器会在其副边生成10.2V电压，因此副边的电压脉冲将是(V_IN - Vo) × N_PH。这显然是一个安全担忧。图2对于150nH值的TLVR给出了实际值，主绕组和辅助绕组之间的小型漏电感测量值为5nH。图中还显示了L_C值为160nH。此Ls值在N_PH~6的典型范围内，但可以调整，特别是针对不同数量的关联相位。

图2：TLVR = 150nH的等效原理图，最坏情况下的加载瞬态

图3显示了N_PH = 20的仿真，所有V_X开关节点具有10.2V的100ns脉冲：图3a中L_C = 160nH，图3b中L_C = 开路。图中绘制了所有副边TLVR电压曲线，以显示绕组的串联连接如何逐步提升电压。当L_C = 160nH且加载20个关联相位的副边绕组时，电路板上的电压达到约123V。但在L_C断开连接的情况下，电压步进可以高达197V，因为副边无负载。总电压更接近最坏情况(V_IN - Vo) × N_PH。

然而，图3中的结果仍然过于乐观。实际上，图3中的简化仿真至少需要加上GND层与连接副边TLVR绕组的相当宽走线之间的寄生电容。这些寄生电容的实际估计值在5pF左右。如图4所示给每个TLVR副边节点加上5pF电容，得到图5所示的仿真。添加的寄生电容在高Q值电路中引起大量振荡，因为出于效率和瞬态考虑，电阻保持最小值。相同的N_PH = 20情况显示：当存在L_C = 160nH时，电压峰值为239V；如果L_C从电路板断开，峰值电压为390V。

请注意，布局寄生电容的值并不重要——它只影响振荡的频率和包络，但不影响幅度。

图3：TLVR最坏情况瞬态仿真：a) LC = 160nH，b) LC开路，NPH = 20

图4：布局电容被添加到TLVR等效瞬态原理图中

图5：TLVR最坏情况瞬态仿真，每个副边节点添加5pF电容：a) LC = 160nH，b) LC开路，NPH = 20

至少有两种方法可减轻这种高压问题。一种是确保各相位在瞬态期间不对齐，或者对齐相位不超过2到3个。控制器设计可以考虑这种方法，但很显然，它会限制瞬态响应可达到的速度。另一种方法是限制TLVR关联相位的数量。但是，鉴于N_PH需要足够高以便约束电流纹波，同时N_PH也需要足够低以便限制最坏情况下的副边电压，因此这种方法的实际限值是多少？

关联Nph的考虑事项

TLVR中电流纹波的一个推导式如[7]所示。它对任何占空比值都有效，但由于等效电路为该推导式进行了简化（各TLVR中没有专用漏电感L_K作为一个单独元件），它对于L_C = 开路是准确的，但随后便开始累积误差，当L_C = 短路时误差达到无穷大。它还假设TLVR漏电感L_K<M。尽管如此，当L_C不是太小且L_K不是太大时，它仍能提供一个非常合理的估计值。 图6比较了[4]中耦合电感的归一化电流纹波和[7]中作为Vo函数的TLVR的电流纹波(V_IN = 12V)。换句话说，从分立电感L（红色曲线）开始，不同数量的Nph：a) 作为单个耦合电感发生磁耦合，或 b) 作为TLVR以电气方式关联。具体条件设置如下： TLVR = 150nH，漏电感为5nH，L_C = 120nH，假设耦合电感的耦合比L_M/L_K = 5。根据N_PH，在相同L值下，磁耦合电感显著降低了来自分立电感的电流纹波。电流纹波曲线在D = Vo/V_IN = k/N_PH处有陷波或局部最小值。将L_M增加到无穷大会使这些地方的电流纹波等于零。另一方面，TLVR电流纹波总是比相同L值下分立电感的电流纹波大。TLVR电流纹波在D = K/N_PH区域也有陷波，这些地方的电流纹波接近分立电感L的电流纹波。通过增加关联相位的数量，N_PH显然对降低TLVR电流纹波有利（图6b）。

图6：不同NPH的计算归一化电流纹波与Vo的关系(VIN = 12V)：a) 耦合电感(LM/LK = 5)，b) TLVR = 150nH (LC = 120nH)

图7显示了TLVR = 150nH和不同L_C值下作为关联TLVR相位的函数的电流纹波。L_C值越低，引入的误差越大，但趋势非常清晰；降低N_PH或降低L_C会导致电流波纹增加。请注意，TLVR始终具有比基线分立电感（L_C = 开路）更大的纹波。假设L_C值足够大，可以得出结论，为使电流纹波影响受控，关联相位的最小数量应在N_PH_min~1/D左右，参见公式(1)。换句话说，N_PH至少应提高到电流纹波曲线的第一陷波；在这里，不同相位的占空比接近重叠。

(1)

图7：不同L_C下TLVR = 150nH的计算电流纹波与关联N_PH的关系（V_IN = 12V，Vo = 1.8V，f_S = 400kHz）

另一个结论是，Vo越低，则所需的最低关联相位数量越多，因为N_PH_min = V_IN/Vo。对于V_IN = 12V且Vo = 1.8V，TLVR解决方案大约需要N_PH_min~6，而对于Vo = 0.8V，大约需要N_PH_min~15，参见图8。当然，如果对电流纹波有额外的影响，并且可以容忍效率的降低，那么更少数量的N_PH也是可以接受的。请注意，为了一致性，图8是针对相同的TLVR = 150nH和相同的L_C值绘制的，与Vo = 1.8V情况相同。这导致电流波纹较小。但是，降低的Vo会使瞬态性能更差，因此TLVR解决方案很有可能会调整以改善瞬态，导致电流波纹增加。

假设在12V转1.8V应用中，关联N_PH = 6为目标的话可使TLVR电流纹波保持较低水平。图9显示了原边上所有相位都有100ns脉冲时的最坏情况下的副边TLVR电压(V_IN - Vo)。 当存在L_C = 120nH时，副边电压可以达到77V。如果L_C从PCB断开，则无负载的副边电压可以振荡幅度达到113V。

图8：不同LC下TLVR = 150nH的计算电流纹波与关联NPH的关系。 VIN = 12V，Vo = 0.8V，fs = 400kHz

对最坏情况副边TLVR电压的粗略估计如式(2)所示，其中2x乘数来自振荡而不是脉冲波形。

(2)

TLVR内部泄漏使此电压峰值略微降低，但在设计保证下该泄漏一般较小。相应地，对于NPH = 20，估算VPEAK为408V；对于NPH = 6，估算电压峰值为122V，而仿真结果分别为377V（图5b）和113V（图8b）。

图9：TLVR最坏情况瞬态仿真，每个副边节点添加5pF电容：a) LC = 120nH，b) LC 开路，NPH = 6

为使最坏情况下副边电压低于期望的最小V_PEAK，估算的N_PH_max大致如式(3)所示。假设PCB的额定最大值限制为60V，则对于12V转1.8V应用，N_PH_max < 2.9；对于12V转0.8V应用，N_PH_max < 2.6。这会给约束电流纹波带来问题，因为对于Vo = 1.8V，N_PH_min = 6；对于Vo = 0.8V，N_PH_min = 15。如果安全额定值需要足够低的电压限值，那么在实际应用中，似乎会发生额外电流纹波增加的现象，因此预期会有更明显的效率影响。

(3)

图10显示了N_PH_min（效率）和N_PH_max（安全）与Vo的关系，假设安全额定值为V_PEAK = 60V且V_IN = 12V。N_PH_min和N_PH_max之间的可能解决办法仅存在于Vo = 3.5V以上，而在较低电压时，由于安全问题，N_PH_MAX会覆盖它，导致电流纹波较高且和相关效率受影响。

图10：NPH_min（效率）和NPH_max（安全）与Vo的关系，假设VIN = 12V，安全额定值VPEAK = 60V

当然，如果降低N_PH，这也会导致外加调谐电感L_C的总数增加，因为每个关联绕组都需要一个。

结论

TLVR方法是对分立电感方案的改进，但它主要改善瞬态，同时会产生电流纹波，因此使效率变差。为使电流纹波影响受控，建议关联N_PH_min > V_IN/Vo。从安全角度来看，如果期望PCB上的最坏情况电压为V_PEAK限值，那么关联的相位数需要不超过N_PH_max < V_PEAK/((V_IN - Vo) × 2)。安全标准一般会超越电流纹波考虑，因此预期TLVR方法的电流纹波和效率会受影响。

解决高压问题的另一种可能性是确保控制器对齐的相位数永远不超过根据上述N_PH_max确定的最大数量（60V限值最多为2到3个相位，等等）。这种方法的挑战在于，它会限制系统瞬态性能可以达到的响应速度。还应考虑稳态操作时过多相位重叠。

参考资料

[1] Pit-Leong Wong, Peng Xu, P. Yang, and F.C.Lee, “Performance improvements of interleaving VRMs with coupling inductors,” IEEE Transactions on Power Electronics, vol. 16, no. 4, pp. 499–507, 2001

[2] Jieli Li, “Coupled Inductor Design in DC-DC Converters,” MS Thesis 2001, Dartmouth College.

[3] A. M. Schultz and C. R. Sullivan, “Voltage converter with coupled inductive windings, and associated methods,” U.S. Patent 6,362,986, March 26, 2002.

[4] A. Ikriannikov, “The benefits of the coupled inductor technology,” eeNews Power Management, December 2014, https://www.eenewspower.com/content/benefits-coupled-inductor-technology.

[5] Shuai Jiang, Xin Li, Mobashar Yazdani, Chee Chung, “Driving 48V Technology Innovations Forward - Hybrid Converters and Trans-Inductor Voltage Regulator (TLVR),” Industry Session in IEEE 2020 Applied Power Electronics Conference, 2020.

[6] Jinghai Zhou, “Scalable 2-Stage 48V to PoL Power Delivery for Data Centers,” Industry Session in IEEE 2020 Applied Power Electronics Conference, 2020.

[7] Infineon Technologies, “Multiphase buck converter with TLVR output filter,” eeNews Europe, February 17, 2021, https://www.eenewseurope.com/Learning-center/multiphase-buck-converter-tlvr-output-filter

# # #

关于ADI公司

Analog Devices, Inc. (NASDAQ: ADI)是全球领先的半导体公司，致力于在现实世界与数字世界之间架起桥梁，以实现智能边缘领域的突破性创新。ADI提供结合模拟、数字和软件技术的解决方案，推动数字化工厂、汽车和数字医疗等领域的持续发展，应对气候变化挑战，并建立人与世界万物的可靠互联。ADI公司2022财年收入超过120亿美元，全球员工2.4万余人。携手全球12.5万家客户，ADI助力创新者不断超越一切可能。

关于作者

Alexandr Ikriannikov，Maxim Integrated®（现为ADI公司一部分）应用工程团队总监工程师。